Differences

This shows you the differences between two versions of the page.

--- pl:edu:zmitac:n1z:aituc:lab [2018/03/04 12:53] – [Lab 2: Asynchroniczne układy sekwencyjne] pczekalski
+++ pl:edu:zmitac:n1z:aituc:lab [2021/12/06 22:13] (current) – pczekalski
@@ Line 5: / Line 5: @@
 W laboratorium stosowane są komponenty wykonane w technologii TTL.
 W praktyce oznacza to, że logiczne zero jest reprezentowane za pomocą napięcia bliskiego 0V, logiczna jedynka napięciem w okolicy +5V.
-<note tip>Wejście, które jest niepodłączone jest traktowane przez układ tak, jakby była tam logiczna jedynka.</note>
+<note tip>Wejście, które jest niepodłączone jest traktowane przez układ tak, jakby była tam logiczna jedynka. Wyjątkiem są moduły z diodami LED, które wymagają podłączenia sygnału 1, aby zaświeciła się dioda, ponieważ jest to układ analogowy ze wzmacniaczem tranzystorowym. Symbol trójkąta między wejściem sygnału, a diodą LED nie jest operatorem negacji, tylko symbole bufora (tutaj wzmacniacza).</note>
-Szafy labortoryjne składają się z modułów, które realizują poszczególne operacje, przedstawione na panelu przednim. Realizując układ w logice szytej, łączymy wyjścia jednych modułów do wejść innych, zgodnie z opracowanym wcześniej schematem układu, przystosowanym do asortymentu elementów dostępnych w laboratorium. <note warning>W żadnym przypadku nie wolno łączyć dwóch lub więcej wyjść ze sobą.</note> Ponadto jedno wyjście układu może zostać podłączone do max około 5 wejść. /*ToDo: sprawdzić */ Często np. postać minimalna funkcji musi zostać przekształcona tak, aby można było tę funkcję zrealizować za pomocą dostępnych operatorów. W szczególności przydatne będą tutaj następujące postulaty i twierdzenia algebry Boole'a: postulat o elementach neutralnych względem operacji dodawania i mnożenia logicznego, prawa łączności, rozdzielności i przemienności oraz prawa De Morgana. \\
+Szafy labortoryjne składają się z modułów, które realizują poszczególne operacje, przedstawione na panelu przednim. Realizując układ w logice szytej, łączymy wyjścia jednych modułów do wejść innych, zgodnie z opracowanym wcześniej schematem układu, przystosowanym do asortymentu elementów dostępnych w laboratorium. <note warning>W żadnym przypadku nie wolno łączyć dwóch lub więcej wyjść ze sobą. Dotyczy to również zadajników stanów (przycisków).</note> Ponadto jedno wyjście układu może zostać podłączone do max około 5 wejść. Często np. postać minimalna funkcji musi zostać przekształcona tak, aby można było tę funkcję zrealizować za pomocą dostępnych operatorów. W szczególności przydatne będą tutaj następujące postulaty i twierdzenia algebry Boole'a: postulat o elementach neutralnych względem operacji dodawania i mnożenia logicznego, prawa łączności, rozdzielności i przemienności oraz prawa De Morgana. \\
 <note tip>Przykładowo, aby utworzyć bramkę NOT, można np. użyć dwuwejściowej bramki NAND, pozostawiając jedno wejście niepodłączone (czyli = 1): //
@@ Line 14: / Line 14: @@
 Wejścia układu są pobierane z przełączników. /*ToDo: zdjęcia układów i opis jak połączone są "dziurki" */
-==== Lab 1: Układy kombinacyjne małej i średniej skali integracji ====
-Zespoły rozwiązują zadania wskazane przez prowadzącego. Po implementacji każdego zadania należy je sprawdzić, a następnie zaprezentować działające rozwiązanie prowadzącemu.
-Zad.1.
-Implementacja funkcji logicznej danej w postaci dziesiętnej, kanonicznej:
-/* Tutaj funkcja */
-za pomocą:
-.1. Wyłącznie dwuwejściowych bramek NAND
-.2. Wyłącznie dwuwejściowych bramek NOR
-.3. Wyłącznie dwu-, cztero- i ośmiowejściowych bramek NAND
-.4. Wyłącznie dwu-, cztero- i ośmiowejściowych bramek NOR /*mamy ośmiowejściwe w laboratorium?*/
 ==== Lab 2: Asynchroniczne układy sekwencyjne ====
@@ Line 35: / Line 20: @@
 Zadania do rozwiązania w czasie zajęć (grupa rozwiązuje zadanie wskazane przez prowadzącego):
-=== Zad.1 ===
+=== Zad.1 Sterownik silnika przemysłowego ===
 <figure aituc_lab2_zad1>
 {{:pl:edu:zmitac:n1z:aituc:aituc_lab2_zad1.png?nolink&400 |}}
@@ Line 47: / Line 32: @@
   * Przerzutniki SR i metoda grubych zer i grubych jedynek.
-=== Zad.2 ===
+=== Zad.2 sterownik lodówki ===
 Zaprojektuj sterownik do lodówki. Układ ma dwa wejścia, na które podawane są sygnały z progowych czujników temperatury oraz jedno wyjście Y, które steruje agregatem chłodzącym. Wejście X<sub>G</sub> (temperatury górnej) przyjmuje wartość 1, gdy temperatura wewnątrz lodówki jest powyżej 5C (w przeciwnym wypadku przyjmuje wartość 0). Wejście X<sub>D</sub> (temperatury dolnej) przyjmuje wartość 0, gdy temperatura spadnie poniżej 2C (w przeciwnym wypadku przyjmuje wartość 1). Gdy temperatura wewnątrz lodówki wzrośnie powyżej 5C, projektowany układ powinien włączyć agregat chłodzący Y i utrzymywać ten stan, aż temperatura wewnątrz lodówki spadnie poniżej 2C. Wtedy agregat chłodzący należy wyłączyć i poczekać do momentu, aż temperatura samoczynnie wzrośnie powyżej 5C. Następnie proces powtarza się. Podaj szczegółowe rozwiązanie metodą Huffmana dla układu Moore’a
@@ Line 55: / Line 40: @@
   * Przerzutniki SR i metoda grubych zer i grubych jedynek.
-=== Zad.3 ===
+=== Zad.3 sterownik wieży ciśnień ===
+Zaprojektuj sterownik do wieży ciśnień. W zbiorniku wody znajdują się dwa czujniki poziomu (1 oznacza poziom powyżej czujnika, 0 poziom poniżej czujnika): X<sub>G</sub>-czujnik górny, maksymalnego napełnienia zbiornika; X<sub>D</sub> - czujnik dolny, minimalnego poziomu wody. Wieża ciśnień ma dwie pompy (P1 i P2) pracujące naprzemiennie (w jednym cyklu napełniania P1, w kolejnym P2).
+Cykl pracy:
+Gdy poziom osiągnie minimum (X<sub>D</sub>=0), zostaje załączona pompa P1 (P1=1). Po napełnieniu zbiornika (X<sub>G</sub>=1) zostaje ona wyłączona (P1=0) i system przechodzi w tryb oczekiwania, aż użytkownicy zużyją wodę, co będzie zasygnalizowane spadkiem poziomu poniżej minimalnego (X<sub>D</sub>=0). Wtedy uruchamiana jest pompa P2 (P2=1) i działa ona do czasu, aż zbiornik nie napełni się do poziomu maksymalnego (X<sub>G</sub>=1), wtedy pompa P2 zostaje wyłączona (P2=0). Po czym system przechodzi w tryb oczekiwania, aż użytkownicy zużyją wodę,co będzie zasygnalizowane spadkiem poziomu poniżej minimalnego (X<sub>D</sub>=0). Następnie cykl pracy się powtarza.
+Implementacja bloku wskazaną przez prowadzącego metodą:
+  * Bramki.
+  * Równania charakterystyczne przerzutników.
+  * Przerzutniki SR i metoda grubych zer i grubych jedynek.
-==== Lab 3: Synchroniczne i mikroprogramowane układy sekwencyjne ====