| Both sides previous revisionPrevious revisionNext revision | Previous revision |
| pl:edu:zmitac:n1z:aituc:lab [2018/03/12 11:54] – pczekalski | pl:edu:zmitac:n1z:aituc:lab [2021/12/06 22:13] (current) – pczekalski |
|---|
| <note tip>Wejście, które jest niepodłączone jest traktowane przez układ tak, jakby była tam logiczna jedynka. Wyjątkiem są moduły z diodami LED, które wymagają podłączenia sygnału 1, aby zaświeciła się dioda, ponieważ jest to układ analogowy ze wzmacniaczem tranzystorowym. Symbol trójkąta między wejściem sygnału, a diodą LED nie jest operatorem negacji, tylko symbole bufora (tutaj wzmacniacza).</note> | <note tip>Wejście, które jest niepodłączone jest traktowane przez układ tak, jakby była tam logiczna jedynka. Wyjątkiem są moduły z diodami LED, które wymagają podłączenia sygnału 1, aby zaświeciła się dioda, ponieważ jest to układ analogowy ze wzmacniaczem tranzystorowym. Symbol trójkąta między wejściem sygnału, a diodą LED nie jest operatorem negacji, tylko symbole bufora (tutaj wzmacniacza).</note> |
| |
| Szafy labortoryjne składają się z modułów, które realizują poszczególne operacje, przedstawione na panelu przednim. Realizując układ w logice szytej, łączymy wyjścia jednych modułów do wejść innych, zgodnie z opracowanym wcześniej schematem układu, przystosowanym do asortymentu elementów dostępnych w laboratorium. <note warning>W żadnym przypadku nie wolno łączyć dwóch lub więcej wyjść ze sobą.</note> Ponadto jedno wyjście układu może zostać podłączone do max około 5 wejść. Często np. postać minimalna funkcji musi zostać przekształcona tak, aby można było tę funkcję zrealizować za pomocą dostępnych operatorów. W szczególności przydatne będą tutaj następujące postulaty i twierdzenia algebry Boole'a: postulat o elementach neutralnych względem operacji dodawania i mnożenia logicznego, prawa łączności, rozdzielności i przemienności oraz prawa De Morgana. \\ | Szafy labortoryjne składają się z modułów, które realizują poszczególne operacje, przedstawione na panelu przednim. Realizując układ w logice szytej, łączymy wyjścia jednych modułów do wejść innych, zgodnie z opracowanym wcześniej schematem układu, przystosowanym do asortymentu elementów dostępnych w laboratorium. <note warning>W żadnym przypadku nie wolno łączyć dwóch lub więcej wyjść ze sobą. Dotyczy to również zadajników stanów (przycisków).</note> Ponadto jedno wyjście układu może zostać podłączone do max około 5 wejść. Często np. postać minimalna funkcji musi zostać przekształcona tak, aby można było tę funkcję zrealizować za pomocą dostępnych operatorów. W szczególności przydatne będą tutaj następujące postulaty i twierdzenia algebry Boole'a: postulat o elementach neutralnych względem operacji dodawania i mnożenia logicznego, prawa łączności, rozdzielności i przemienności oraz prawa De Morgana. \\ |
| |
| <note tip>Przykładowo, aby utworzyć bramkę NOT, można np. użyć dwuwejściowej bramki NAND, pozostawiając jedno wejście niepodłączone (czyli = 1): // | <note tip>Przykładowo, aby utworzyć bramkę NOT, można np. użyć dwuwejściowej bramki NAND, pozostawiając jedno wejście niepodłączone (czyli = 1): // |
| |
| Wejścia układu są pobierane z przełączników. /*ToDo: zdjęcia układów i opis jak połączone są "dziurki" */ | Wejścia układu są pobierane z przełączników. /*ToDo: zdjęcia układów i opis jak połączone są "dziurki" */ |
| |
| |
| ==== Lab 1: Układy kombinacyjne małej i średniej skali integracji ==== | |
| Zespoły rozwiązują zadania wskazane przez prowadzącego. Po implementacji każdego zadania należy je sprawdzić, a następnie zaprezentować działające rozwiązanie prowadzącemu. | |
| |
| ===Zad.1.=== | |
| Implementacja funkcji logicznej danej w postaci dziesiętnej, kanonicznej: | |
| /* Tutaj funkcja */ | |
| za pomocą: | |
| 1.1. Wyłącznie dwuwejściowych bramek NAND | |
| 1.2. Wyłącznie dwuwejściowych bramek NOR | |
| 1.3. Wyłącznie dwu-, cztero- i ośmiowejściowych bramek NAND | |
| 1.4. Wyłącznie dwu-, cztero- i ośmiowejściowych bramek NOR /*mamy ośmiowejściwe w laboratorium?*/ | |
| |
| ==== Lab 2: Asynchroniczne układy sekwencyjne ==== | ==== Lab 2: Asynchroniczne układy sekwencyjne ==== |
| |
| |
| ==== Lab 3: Synchroniczne i mikroprogramowane układy sekwencyjne ==== | |